現代のエレクトロニクスにおいて、ウェハー（基板やスライスとも呼ばれる）は欠かせない存在です。これは半導体材料を極めて薄く切り出した円盤状の板であり、主に集積回路（IC）の製造や、太陽光発電における太陽電池のベースとして利用されます。私たちの生活を支えるスマートフォンやPCの心臓部であるチップは、すべてこの薄い基板の上に作り上げられています。
Key Facts
- 主材料： 高純度（99.9999999%以上）の単結晶シリコンが主流。
- 製造手法： 溶融した材料から結晶を引き上げる「チョクラルスキー法」が一般的。
- サイズ展開： 電子デバイス用は100mmから300mmが一般的で、450mmの導入が検討されてきた。
- 多様な素材： シリコン以外に、GaN（窒化ガリウム）やSiC（炭化ケイ素）などの化合物半導体も活用されている。
- 目的： ウェハー径を大きくすることで、一度に製造できるチップ（ダイ）の数を増やし、コストを削減する。
ウェハーの製造プロセスと構造
ウェハーの製造は、極めて純度の高い単結晶材料の作成から始まります。代表的な手法であるチョクラルスキー法では、溶融した半導体材料に種結晶を浸し、ゆっくりと回転させながら引き上げることで、円筒形の単結晶インゴット（ブール）を形成します。
この過程で、ホウ素やリンなどの不純物を意図的に添加するドーピングが行われます。これにより、電気的特性が制御されたn型またはp型の半導体へと変化します。完成したインゴットは、ワイヤーソーで薄いスライスに切り分けられ、平坦化、化学エッチング、そして鏡面研磨を経て、最終的なウェハーとして仕上げられます。
シリコンの結晶構造は「ダイヤモンド立方構造」と呼ばれる規則正しい配列を持っており、この構造的な特性がデバイスの性能に直結します。
結晶方位と識別マーク
ウェハーを切り出す際、結晶のどの方向を表面にするかという「結晶方位」が重要になります。シリコンでは(100)面や(111)面が一般的です。方位によってイオン注入の深さなどの物理的特性が変わるため、正確な識別が必要です。
かつての小径ウェハーでは、端を直線的に切り落とした「フラット」によって方位やドーピングの種類を区別していました。しかし、200mm以上の大径ウェハーでは、効率化のため小さな「ノッチ（切り欠き）」による識別へと移行しています。
ウェハーのサイズ展開と経済性
半導体工場（ファブ）の能力は、扱えるウェハーの直径によって定義されます。一般的に、ウェハーの面積が広がれば、一度の工程で製造できるチップ（ダイ）の数が増加し、チップ1個あたりのコストを抑えることができます。
例えば、200mmから300mmへの移行により、ダイあたりのコストは30〜40%削減されたと言われています。しかし、さらなる大径化である450mmへの移行には、設備投資の増大や、重量増加に伴う搬送システムの刷新（クレーンの導入など）、さらには端部の欠陥増加といった技術的・経済的なハードルが存在し、業界全体での導入は見送られる傾向にあります。
製造効率を計算する場合、ウェハーの面積をダイの面積で割る単純な計算に加え、円形の端でチップが完全な形状にならない「エッジ損失」を考慮した補正式が用いられます。
主要なウェハー素材の比較
| 素材 | 主な用途 | 商用最大サイズ（目安） | 特徴 |
|---|---|---|---|
| シリコン (Si) | 汎用IC、CPU、メモリ | 300mm | 最も普及しており、製造技術が確立している。 |
| 窒化ガリウム (GaN) | LED、パワーデバイス | 300mm (最新発表) | 高効率な電力変換が可能。 |
| 炭化ケイ素 (SiC) | 電気自動車用電源 | 150mm〜200mm | 高耐圧・高耐熱性に優れる。 |
| ガリウム砒素 (GaAs) | 高周波デバイス | 150mm | 電子移動度が非常に高い。 |
| ダイヤモンド | 次世代放熱基板 | 50-55mm (試作) | 究極の熱伝導率を持つ。 |
太陽電池用ウェハーの特異性
電子デバイス用とは別に、太陽光発電（フォトボルタイクス）向けのウェハーも製造されています。これらは一般的に100〜200mmの正方形に切り出され、厚さは100〜500μmと非常に薄く設計されています。こちらでもコスト削減を目的としたサイズ拡大（M10規格の採用など）が進められています。
Frequently Asked Questions
なぜウェハーは円形なのですか？
これは製造工程のチョクラルスキー法において、溶融した材料から結晶を引き上げる際に、回転させながら上昇させるため、自然と円柱状のインゴットが形成されるからです。
ウェハーのサイズを大きくするメリットは何ですか？
ウェハーの面積が増えると、一度の処理工程で得られるチップの数（ダイ数）が増えます。工程コストは面積ほど急激には上昇しないため、結果としてチップ1個あたりの製造コストを下げることができます。
シリコン以外の素材が使われるのはなぜですか？
シリコンは汎用性が高いですが、耐電圧や耐熱性、電子の移動速度には限界があります。例えば、電気自動車などの高電圧環境ではSiC、高速通信やLEDではGaNなど、用途に応じて最適な物理特性を持つ化合物半導体が選ばれます。
450mmウェハーが普及していない理由は何ですか？
設備投資額が極めて高く、投資回収の見込み（ROI）が不透明であるためです。また、ウェハーが重くなりすぎて手作業での搬送が不可能になるほか、リソグラフィ工程などのコストが面積に比例するため、期待したほどのコスト削減効果が得られないという分析もあります。
References
- Laplante, Phillip A. (2005). "Wafer". Comprehensive Dictionary of Electrical Engineering (2nd ed.). Boca Raton, Florida: . p. 739. .
- Reinhard Voelkel (2012). "Wafer-scale micro-optics fabrication". Advanced Optical Technologies. 1 (3): 135. :2012AdOT....1..135V. :10.1515/aot-2012-0013. 137606531.
- T. Doi; I.D. Marinescu; Syuhei Kurokawa (2012). Advances in CMP Polishing Technologies, Chapter 6 – Progress of the Semiconductor and Silicon Industries – Growing Semiconductor Markets and Production Areas. Elsevier. pp. 297–304. :10.1016/B978-1-4377-7859-5.00006-5.
- "High capacity epitaxial apparatus and method". google.com.
- SemiSource 2006: A supplement to Semiconductor International. December 2005. Reference Section: How to Make a Chip. Adapted from Design News. Reed Electronics Group.
- Levy, Roland Albert (1989). Microelectronic Materials and Processes. Springer. pp. 1–2. . Retrieved 2008-02-23.
- Grovenor, C. (1989). Microelectronic Materials. CRC Press. pp. 113–123. . Retrieved 2008-02-25.
- Nishi, Yoshio (2000). Handbook of Semiconductor Manufacturing Technology. CRC Press. pp. 67–71. . Retrieved 2008-02-25.
- "Silicon Solar Cell Parameters". Retrieved 2019-06-27.
- "Evolution of the Silicon Wafer". F450C.
{{}}: CS1 maint: deprecated archival service ()
📸 フォトギャラリー